隨著RISC-V向資料中心等高性能場景邁進，「眾核」的要求被提上日程。與傳統架構相同，由於內存牆（Memory Wall）的限制，RISC-V處理器性能很難隨著核心數量的提升線性增長。在單核性能達標的前提下，高帶寬、低時延的超大規模互聯總線技術能有效突破「內存牆」瓶頸，實現RISC-V處理器各個功能模塊之間的高效通信，從而提升眾核處理器整體性能。

2023年11月，賽昉科技重磅發佈自主研發的片上一致性互聯IP——昉·星鏈-700（StarLink-700），填補了RISC-V領域超大規模總線技術的空白。StarLink-700是國內首款Mesh架構互聯總線IP，具有高可擴展性、高帶寬、低時延、低功耗、高可靠性的特點。StarLink-700支援最大144個節點，單節點可連接設備數2-5個，可連接的CPU數量高達256個；支援IO設備Cache一致性，支援Snoop Filter，支援CHI協議，可實現高效的資料交換。

基於StarLink-700和賽昉科技自主研發的高性能RISC-V CPU IP——昉·天樞-90（Dubhe-90），賽昉科技構建高性能、高帶寬、低延遲的RISC-V眾核子系統IP平台。該平台還包括：RISC-V Debug Module調試介面、RISC-V中斷控制器（PLIC、CLINT）、功耗管理、安全性、虛擬化、IO一致性（IO Coherency）和內存子系統。該RISC-V眾核子系統IP平台可廣泛應用於伺服器、DPU、計算存儲、網絡通信、AI等領域。

高性能內核和互聯總線技術是設計高性能晶片的關鍵，通過掌握這些核心技術，賽昉科技有能力設計各種高性能場景下的RISC-V晶片，達到PPA的完美平衡，在RISC-V晶片的商業化落地進程中所向披靡。除了上文提到的眾核方案，在2023 RISC-V中國峰會期間，基於昉·天樞-90（高性能核）、昉·天樞-80（高能效核）、昉·星鏈-500（一致性互聯總線IP），賽昉科技推出全球首款RISC-V大小核子系統IP平台（多核方案），能夠根據需求靈活配置大小核數量。該方案可被廣泛應用於PC、筆記本電腦、移動設備、瘦客戶機、NAS、工控機及各類行業終端的主控晶片設計。

未來，賽昉科技將依托自研CPU Core IP、Interconnect Fabric IP等核心產品和技術，不斷推出滿足不同應用場景的高性能RISC-V晶片系統解決方案，實現RISC-V在高性能應用場景的全方位覆蓋, 為客戶創造更多價值。